跳上 Avalon 总线:一种简化的 FPGA 接口

 获取。图 3 示出了演示设置。

图片3.jpg

图 3:DC2459 在工作中

图 4 给出了 FPGA 系统的方框图。请注意,数控振荡器 (DCO) 可由移位寄存器或 PIO 内核来控制。内置移位寄存器用于调试,因为它提供了 NCO 的直接控制。把 GPIO 线逻辑电平设定为“高”将使能 SPI-Avalon MM 桥接器,该桥接器接着通过 Avalon MM 总线控制一个 32 位 PIO 端口。然后,PIO 输出控制 NCO 频率。

图片4.png

图 4:DC2459A FPGA 系统方框图

当最基本的系统运行时,可以把额外的 Avalon 外设 IP 内核连接至 Avalon MM 总线。为了设计系统,Altera 提供了一款被称为 Qsys 的系统集成工具。这款工具提供一个 GUI 以相互连接 IP。Qsys 随后被用于把 GUI 系统转化为硬件描述语言 (HDL) Verilog。图 5 示出了该 GUI。最后,系统将被添加至用于实施的顶层。IP 的地址是完全可配置的。就给出的实例而言,PIO 被设定在一个 0x0 的基地址单元。

图片5.png 图片5-1.png

图 5:Qsys GUI

一旦在 FPGA 中实现了设计,则 LinearLabTools 中提供的 Python 库包含两个函数以与设计接口:

transaction_write(dc2026, base, write_size, data)

transaction_read(dc2026, base, read_size)

这些函数的第一个参数是 Linduino 串行端口实例。第二个参数是外设在 Avalon 总线上的地址。这些函数分别接受和返还字节列表。编写这两个函数以在读和写 IP 时提供灵活性。如欲设定用于所提供实例的 NCO,则所需的就是 transaction_write 函数。

公式 1 用于确定频率控制字。

公式 1:频率控制字 = (期望的频率/系统时钟频率) x 232

如欲把 NCO 设定至 1kHz 和一个 50Msps 采样速率,则频率控制字数值 = 85899。该数值用十六进制来表示即为 0x00014F8B,其作为一个 4 字节列表进行传递。于是,用于把 DAC 设定至 1kHz 的 Python 代码为:

transaction_write(linduino_serial_instance, 0, 0, [0x0,0x01,0x4F, 0x8B])

注:根据逻辑设计,PIO 的基地址为零。

图片6.png 图片6-1.png

图 6:Python Avalon 总线示例

提供了一个图 6 所示的简单 Python 脚本,以演示 FPGA 设计和 Python 脚本的接口。它包含一个简单的文本接口以配置 NCO。一个重要提示是 Avalon SPI 桥接器采用 SPI Mode 3。这是痛苦地通过反复试验而确定正确模式;并通过分析 Altera 实例中的 NIOS 处理器 SPI 接口进行验证。

总括来说,该实例项目展示了完全无需“接触”嵌入式处理器便可控制系统的能力。这让硬件工程师不必麻烦软件工程师就能在项目方面取得进展。这种方法的好处可以悄然地添加至 FPGA,并不会影响原始设计。硬件工程师可以把精力集中在硬件上。

Python 代码的下载网址:。

用于 LTC1668 演示电路板的 HDL 包含在 DC2459 设计文件中,详情可参考。